Members of the Committee:

• Emmanuel BOUTILLON, Professeur, Lab-STICC, Université de Bretagne Sud, Lorient
• Christophe JEGO, Professeur, IPB/ENSEIRB-MATMECA, Bordeaux
• Michel JEZEQUEL, Professeur, Télécom Bretagne, Brest
• Lilian BOSSUET, Maitre de Conférences HDR, chaire CNRS-Université, Saint-Etienne
• Laurent BRAMERIE, Ingénieur de Recherche, FOTON, ENSSAT
• Olivier SENTIEYS, Directeur de Recherche, INRIA

Résumé:
Les systèmes de communications optiques à très haut débit sont construits à partir des techniques de pointe pour la détection, la modulation et la compensation de dispersion tels que, la détection cohérente, les modulations multi-porteuses orthogonales (OFDM) et la compensation électronique des dispersions (EDC). La réapparition de la détection cohérente dans les systèmes de communication optique a été rendue notamment possible par les progrès dans les circuits numériques dans les technologies avancées. La détection cohérente possède une meilleure sensibilité pour la détection du signal par rapport aux méthodes de détection directe. Elle permet d’utiliser des transmissions à double polarisation et conserve les informations de phase du signal optique et les transfert dans le domaine électrique. L’utilisation de la modulation OFDM fournit une flexibilité significative et l’utilisation efficace de la bande passante allouée. En raison de la disponibilité des informations de phase dans le domaine numérique, les processeurs DSP de faible coût peuvent être utilisés pour la compensation des dispersions dans le domaine numérique qui rend la solution flexible et reconfigurable. Mais, l’introduction du système CO-OFDM (Coherent-Optical OFDM) à la place de système de IM-DD (Intensity Modulation-Direct Detection) augmente significativement le coût du système avec un plus grand nombre de composants optiques et une quantité plus élevée de ressources électroniques requises pour la réception du signal. À l’heure actuelle, cela rend cette solution uniquement justifiable pour des transmissions à longue portée, même si le nombre de ressources par rapport à un système mono-porteuse à détection cohérente et modulation à quatre états (DP-CO-QPSK). Le choix de l’algorithme et l’optimisation de la précision des calculs en virgule fixe de l’architecture peuvent réduire de façon significative les ressources nécessaires pour la réalisation de systèmes CO-OFDM.

Dans cette thèse, des algorithmes à faible complexité et des architectures parallèles et efficaces sont explorés pour les systèmes CO-OFDM. Tout d’abord, des algorithmes de faible complexité pour la synchronisation et l’estimation du décalage en fréquence en présence d’un canal dispersif sont étudiés. Un nouvel algorithme de synchronisation temporelle à faible complexité qui peut résister à grande quantité de retard dispersif est proposé et comparé par rapport aux propositions antérieures. Ensuite, le problème de la réalisation d’une architecture parallèle à faible coût est étudié et une architecture parallèle générique et évolutive qui peut être utilisée pour réaliser tout type d’algorithme d’auto-corrélation est proposé. Cette architecture est ensuite étendue pour gérer plusieurs échantillons issus du convertisseur analogique/numérique (ADC) en parallèle et fournir une sortie qui suive la fréquence des ADC. L’évolutivité de l’architecture pour un nombre plus élevé de sorties en parallèle et les différents types d’algorithmes d’auto-corrélation sont explorés.

Une approche d’adéquation algorithme-architecture est ensuite appliquée à l’ensemble de la chaîne de l’émetteur-récepteur CO-OFDM. Du côté de l’émetteur, un algorithme IFFT à radix 2n, pour n = 2, 3, 4 est choisi pour et une architecture parallèle Multipath Delay Commutator (MDC) Feedforward (FF) est choisie car elle consomme moins de ressources par rapport aux architectures MDC-FF en radix 2/4. Au niveau du récepteur, un algorithme efficace pour l’estimation du Integer CFO est adopté et implémenté de façon optimisée sans l’utilisation de multiplicateurs complexes. Une réduction de la complexité matérielle est obtenue grâce à la conception d’architectures efficaces pour la synchronisation temporelle, la FFT et l’estimation du CFO. Une exploration du compromis entre la précision des calculs en virgule fixe et la complexité du matériel est réalisée pour la chaîne complète de l’émetteur-récepteur, de façon à trouver des points de fonctionnement qui n’affectent pas le taux d’erreur binaire (TEB) de manière significative. Les algorithmes proposés sont validés à l’aide d’une part d’expériences off-line en utilisant un générateur AWG (arbitrary waveform generator) à l’émetteur et un oscilloscope numérique à mémoire (DSO) en sortie de la détection cohérente au récepteur, et d’autre part un émetteur-récepteur temps-réel basé sur des plateformes FPGA et des convertisseurs numériques. Le TEB est utilisé pour montrer la validité du système intégré et en donner les performances.